FPGA Verification Engineer

Senior

Remote,
Hybrid,
Office

Multiple locations Show all

This offer base language is English. Translate into Ukrainian.

This translation is generic. Show original text

Technologies & tools

Must have

SystemVerilog UVM SOC ARM CSS DDR4/DDR5 PCIe Gen5 Gen4 IP

Nice to have

Synopsys VCS Spyglass Verdi JasperGold Python TCL Perl Ethernet DPDK CI/CD

Join our expanding verification team working on next-gen multicore SoCs with high-speed DDR5, PCIe Gen5, and ARM Cortex subsystems. Apply advanced verification methodologies, including UVM, formal verification, and CDC analysis, to validate cutting-edge SoC IPs.

By joining us, you become a member of the Embedded Competence Center at Sii - an internal organizational unit bringing together more than 500 specialists across Poland! We are currently working on approximately 100 projects for 50 clients across various industries, including automotive, IoT, telecommunications, and medical. We focus on development and knowledge exchange by organizing Embedded Academies, training, technical mentoring, or enabling project changes.

Your tasks

Develop scalable SystemVerilog UVM testbenches for complex SoC IP including multi-core processors, DDR5 memory interfaces, PCIe Gen5, and high-speed interconnects
Write constrained-random, directed, and coverage-driven tests, ensuring functional and performance closure
Analyse and debug complex SoC issues, including clock/reset domain crossings, using tools like SimVision, Verdi, or SpyGlass CDC
Collaborate with design, integration, DFT, and architecture teams to improve test coverage, verification quality, and debug efficiency
Integrate formal verification assertions and CDC/RDC checks into the verification flow

Requirements

Min. 5 years of experience in a similar position
Strong experience in RTL verification using SystemVerilog and UVM methodology
Familiarity with SoC design elements such as ARM CSS, DDR5/DDR6, PCIe Gen4/Gen5
Solid understanding of clock/reset domain crossing issues, assertion-based verification, and coverage analysis
Proficiency in debugging complex SoC designs using waveform and static analysis tools
Fluency in English
Creative problem-solving abilities and decision-making skills
Fluent Polish required
Residing in Poland required

Nice to have

Experience with Synopsys VCS, SpyGlass, Verdi, JasperGold or other formal verification tools
Knowledge of DFT insertion, low-power verification, and hardware/software co-verification
Scripting proficiency (Python, TCL, Perl) for automation and environment enhancement
Exposure to networking protocols and packet processing (Ethernet, DPDK)
Familiarity with CI/CD pipelines for verification workflows

Job no. 250724-C43HF

Технології

Необхідні навички

SystemVerilog UVM SOC ARM CSS DDR4/DDR5 PCIe Gen5 Gen4 IP

Буде перевагою

Synopsys VCS Spyglass Verdi JasperGold Python TCL Perl Ethernet DPDK CI/CD

Приєднуйтесь до нашої команди верифікаторів, яка працює над багатоядерними SoC наступного покоління з високошвидкісними підсистемами DDR5, PCIe Gen5 та ARM Cortex. Застосовуйте передові методології верифікації, включаючи UVM, формальну верифікацію та аналіз CDC, для валідації передових ІС SoC.

Приєднавшись до нас, ви станете членом Центру компетенції вбудованих систем Sii - внутрішньої організаційної одиниці, яка об'єднує понад 500 фахівців з усієї Польщі! В даний час ми працюємо над приблизно 100 проектами для 50 клієнтів з різних галузей, включаючи автомобільну, IoT, телекомунікаційну та медичну. Ми зосереджуємося на розвитку та обміні знаннями, організовуючи Академії вбудованих систем, тренінги, технічне наставництво або сприяючи змінам у проектах.

Завдання

Розробляти масштабовані UVM-стенди SystemVerilog для складних ІС SoC, включаючи багатоядерні процесори, інтерфейси пам'яті DDR5, PCIe Gen5 і високошвидкісні інтерконектори
Писати обмежено-випадкові, спрямовані та керовані покриттям тести, забезпечуючи функціональне та продуктивне закриття
Аналізувати та налагоджувати складні проблеми SoC, включаючи переходи між доменами синхронізації/скидання, використовуючи такі інструменти, як SimVision, Verdi або SpyGlass CDC.
Співпрацювати з командами проектування, інтеграції, DFT та архітектури для покращення тестового покриття, якості верифікації та ефективності налагодження
Інтегрувати формальні верифікаційні твердження та перевірки CDC/RDC в потік верифікації

Наші очікування

Мін. 5 років досвіду на аналогічній посаді
Значний досвід RTL верифікації з використанням методології SystemVerilog та UVM
Знання елементів дизайну SoC, таких як ARM CSS, DDR5/DDR6, PCIe Gen4/Gen5
Глибоке розуміння проблем перетину доменів тактової частоти/скидання, верифікації на основі тверджень та аналізу покриття
Досвід налагодження складних проектів SoC з використанням інструментів осцилографічного та статичного аналізу
Вільне володіння англійською мовою
Творчі здібності до вирішення проблем та навички прийняття рішень
Вільне володіння польською мовою
Проживання в Польщі є обов'язковим

Буде перевагою

Досвід роботи з Synopsys VCS, SpyGlass, Verdi, JasperGold або іншими інструментами формальної верифікації
Знання вставки DFT, малопотужної верифікації та апаратно-програмної сумісної верифікації
Навички написання сценаріїв (Python, TCL, Perl) для автоматизації та покращення середовища
Знання мережевих протоколів та обробки пакетів (Ethernet, DPDK)
Знання конвеєрів CI/CD для робочих процесів верифікації

Вакансія № 250724-C43HF

FPGA Verification Engineer

Software Engineer at Sii

Software Engineer at Sii

Software Engineer at Sii

Apply for