FPGA Design Engineer

Senior

Remote,
Hybrid,
Office

Multiple locations Show all

This offer base language is English. Translate into Ukrainian.

This translation is generic. Show original text

Technologies & tools

Must have

Verilog SystemVerilog SOC ARM CSS DDR4/DDR5 PCIe Gen5 Gen4 IP

Nice to have

Design Compiler SpyGlass CDC/DFT Fusion Compiler Python TCL Linux Firmware

We’re building a next-generation high-performance SoC platform targeting cloud and AI workloads. Join us as a Digital Design Engineer to design cutting-edge digital blocks, including multi-core ARM Cortex subsystems (ARM CSS), DDR5 memory controllers, PCIe Gen5 interfaces, and advanced SoC interconnects.

By joining us, you become a member of the Embedded Competence Center at Sii - an internal organizational unit bringing together more than 500 specialists across Poland! We are currently working on approximately 100 projects for 50 clients across various industries, including automotive, IoT, telecommunications, and medical. We focus on development and knowledge exchange by organizing Embedded Academies, training, technical mentoring or enabling project changes.

Your tasks

Design and implement RTL for complex, multi-core SoC components, including high-speed memory controllers (DDR5/6), PCIe Gen5 interfaces, and coherent interconnect fabrics (AXI/ACE)
Integrate industry-standard and custom IP blocks such as ARM Cortex subsystems, DDR PHY/CTRL, PCIe, and NoC/AXI interconnects
Collaborate closely with verification, synthesis, backend, and architecture teams on microarchitecture and performance optimization
Address challenges in clock/reset domain crossing, power management, and low-latency data paths
Participate in design reviews, static timing analysis (STA), and signal integrity debug cycles

Requirements

Min. 5 years of experience in a similar position
Strong RTL design experience using Verilog/SystemVerilog, with proven SoC block integration
Practical experience with ARM CSS, DDR4/DDR5 memory controller and PHY design, PCIe Gen5 or Gen4 IP
Deep understanding of AMBA protocols (AXI, ACE, AHB, APB) and SoC interconnect architectures
Experience with low-power design techniques and clock/reset domain crossing issues
Fluency in English
Creative problem-solving abilities and decision-making skills
Fluent Polish required
Residing in Poland required

Nice to have

Hands-on experience with Synopsys tooling (Design Compiler, SpyGlass CDC/DFT, Fusion Compiler)
Exposure to formal verification techniques, CDC/RDC analysis, and DFT methodologies
Scripting skills (Python, TCL) for automation and RTL flow enhancement
Knowledge of high-speed SerDes design and signal integrity considerations
Understanding of hardware/software co-design, Linux device drivers, or firmware development

Job no. 250724-ZFY35

Технології

Необхідні навички

Verilog SystemVerilog SOC ARM CSS DDR4/DDR5 PCIe Gen5 Gen4 IP

Буде перевагою

Design Compiler SpyGlass CDC/DFT Fusion Compiler Python TCL Linux Firmware

Ми створюємо високопродуктивну SoC-платформу наступного покоління, орієнтовану на хмарні робочі навантаження та штучний інтелект. Приєднуйтесь до нас в якості інженера з цифрового дизайну, щоб розробляти передові цифрові блоки, включаючи багатоядерні підсистеми ARM Cortex (ARM CSS), контролери пам'яті DDR5, інтерфейси PCIe Gen5 та вдосконалені інтерконектори SoC.

Приєднавшись до нас, ви станете членом Центру компетенції вбудованих систем Sii - внутрішньої організаційної одиниці, яка об'єднує понад 500 фахівців з усієї Польщі! В даний час ми працюємо над приблизно 100 проектами для 50 клієнтів з різних галузей, включаючи автомобільну, IoT, телекомунікаційну та медичну. Ми зосереджуємося на розвитку та обміні знаннями, організовуючи Академії вбудованих систем, тренінги, технічне наставництво та сприяння змінам у проектах.

Завдання

Розробляйте та впроваджуйте RTL для складних багатоядерних компонентів SoC, включаючи високошвидкісні контролери пам'яті (DDR5/6), інтерфейси PCIe Gen5 та когерентні з'єднувальні тканини (AXI/ACE)
Інтегрувати стандартні та користувацькі IP-блоки, такі як підсистеми ARM Cortex, DDR PHY/CTRL, PCIe та інтерфейси NoC/AXI
Тісна співпраця з командами верифікації, синтезу, бекенда та архітектури над мікроархітектурою та оптимізацією продуктивності
Вирішувати проблеми перетину доменів синхронізації/скидання, управління живленням та низькошвидкісних шляхів передачі даних
Брати участь в оглядах дизайну, статичному часовому аналізі (STA) та циклах налагодження цілісності сигналів

Наші очікування

Мін. 5 років досвіду на аналогічній посаді
Значний досвід проектування RTL з використанням Verilog/SystemVerilog, з перевіреною інтеграцією блоків SoC
Практичний досвід роботи з ARM CSS, контролером пам'яті DDR4/DDR5 і проектуванням PHY, PCIe Gen5 або Gen4 IP
Глибоке розуміння протоколів AMBA (AXI, ACE, AHB, APB) і архітектур з'єднання SoC
Досвід роботи з методами проектування з низьким енергоспоживанням і проблемами перетину доменів тактової частоти / скидання
Вільне володіння англійською мовою
Творчі здібності до вирішення проблем та навички прийняття рішень
Вільне володіння польською мовою
Проживання в Польщі є обов'язковим

Буде перевагою

Практичний досвід роботи з інструментарієм Synopsys (Design Compiler, SpyGlass CDC/DFT, Fusion Compiler)
Знання формальних методів верифікації, аналізу CDC/RDC та методологій DFT
Навички написання сценаріїв (Python, TCL) для автоматизації та покращення потоку RTL
Знання дизайну високошвидкісних SerDes і міркувань цілісності сигналу
Розуміння спільного проектування апаратного/програмного забезпечення, драйверів пристроїв Linux або розробки прошивки

Вакансія № 250724-ZFY35

FPGA Design Engineer

Software Engineer at Sii

Software Engineer at Sii

Software Engineer at Sii

Apply for